S9S12XS128J1MAA NXP

• 16비트 CPU12X — 제거된 5개의 퍼지 명령어(MEM, WAV, WAVR, REV, REVW)를 제외하고 S12 명령어 세트와 상위 호환 — 향상된 인덱싱 주소 지정 — PPAGE와 독립적인 대용량 데이터 세그먼트에 대한 액세스
INT(인터럽트 모듈) — 7개 레벨의 중첩 인터럽트 — 각 인터럽트 레벨에 인터럽트 소스를 유연하게 할당합니다. — 외부 마스크 불가능 고우선 순위 인터럽트(XIRQ) — 다음 입력은 웨이크업 인터럽트 역할을 할 수 있습니다. – IRQ 및 마스크 불가능 XIRQ – CAN 수신 핀 – SCI 수신 핀 – 패키지 옵션에 따라 포트 J, H 및 P에서 최대 20개 핀까지 상승 또는 하강 에지에 민감하게 구성 가능 • MMC(모듈 매핑 제어) • DBG(디버그 모듈) — 태그 유형 또는 강제 유형 중단점 요청으로 CPU 버스 모니터링 — 64 x 64비트 순환 트레이스 버퍼는 흐름 변경 또는 메모리 액세스를 캡처합니다. 정보 • BDM(백그라운드 디버그 모드) • OSC_LCP(발진기) — 저전력 루프 제어 4MHz - 16MHz 크리스털을 사용하는 피어스 발진기 — 우수한 노이즈 내성 — 2MHz - 40MHz 크리스털을 사용하는 풀 스윙 피어싱 옵션 — 일반적인 크리스털에 대한 최적의 시동 마진을 위한 크기의 트랜스컨덕턴스 • IPLL(내부 필터링, 주파수 변조 위상 고정 루프 클록 생성) — 외부 구성 요소 필요 없음 — EMC 방사(주파수) 감소를 위해 스펙트럼을 분산하는 구성 가능한 옵션 변조) • CRG(클럭 및 리셋 생성) — COP 워치독 — 실시간 인터럽트 — 클럭 모니터 — 자체 클럭 모드에서 STOP에서 빠른 웨이크업 • 메모리 옵션 — 64, 128 및 256KB 플래시 — 플래시 일반 기능 – 64 데이터 비트와 8 증후군 ECC(오류 수정 코드) 비트는 단일 비트 오류 수정 및 이중 오류 감지를 허용합니다. – 섹터 크기 지우기 1024 바이트 – 자동화 된 프로그램 및 지우기 알고리즘 – 우발적인 프로그램 또는 지우기를 방지하기 위한 보호 체계 – 보안 옵션 무단 액세스 방지 – 읽기를 위한 감지 앰프 마진 레벨 설정 — 4KB 및 8KB 데이터 플래시 공간
– 16 개의 데이터 비트와 6 개의 증후군 ECC (오류 수정 코드) 비트는 단일 비트 오류 수정 및 이중 오류 감지를 허용합니다. – 섹터 크기 지우기 256 바이트 – 자동화 된 프로그램 및 지우기 알고리즘 — 4, 8 및 12 KB RAM • 16채널, 12비트 아날로그-디지털 컨버터 - 8/10/12 비트 분해능 - 3μs, 10비트 단일 변환 시간 - 왼쪽 또는 오른쪽 정렬 결과 데이터 — 외부 및 내부 변환 트리거 기능 — 정지 모드에서 변환을 위한 내부 발진기 — 저전력에서 깨우기 아날로그 비교 모드 > 또는 <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— 타임아웃 인터럽트 및 주변 장치 트리거 — 타이머 시작을 정렬할 수 있습니다. • 최대 8 채널 x 8 비트 또는 4 채널 x 16 비트 펄스 폭 변조기 — 채널당 프로그래밍 가능한 기간 및 듀티 사이클 — 중앙 또는 왼쪽 정렬 출력 — 광범위한 주파수로 프로그래밍 가능한 클럭 선택 로직 • SPI(Serial Peripheral Interface Module) — 8비트 또는 16비트 데이터 크기로 구성 가능 — 전이중 또는 단선 양방향 — 이중 버퍼링 전송 및 수신 — 마스터 또는 슬레이브 모드 — MSB 우선 또는 LSB-first shifting — 시리얼 클럭 위상 및 극성 옵션 • 2개의 SCI(Serial Communication Interface) — 전이중 또는 단선 작동 — 표준 마크/공간 NRZ(Non-Return-to-Zero) 형식 — 펄스 폭을 프로그래밍할 수 있는 선택 가능한 IrDA 1.4 RZI(return-to-zero-inverted) 형식 — 13비트 전송 속도 선택 — 프로그래밍 가능한 문자 길이 — 송신기 및 수신기에 대한 프로그래밍 가능한 극성 — 활성 에지에서 웨이크업 수신 — LIN을 지원하는 브레이크 감지 및 전송 충돌 감지 • 온칩 전압 레귤레이터 — 밴드갭 레퍼런스가 있는 2개의 병렬 선형 전압 레귤레이터 — LVI(저전압 인터럽트)가 있는 LVD(저전압 감지) — POR(Power-on Reset) 회로 — 저전압 리셋(LVR) • 저전력 웨이크업 타이머(API) — 다운 카운터를 구동하는 내부 발진기 — +/-5% 정확도로 트리밍 가능 — 타임아웃 기간은 0.2ms 분해능으로 0.2ms에서 ~13초까지 다양합니다. • 입력/출력 — 패키지 옵션에 따라 최대 91개의 범용 입력/출력(I/O) 핀 및 2개의 입력 전용 핀 — 모든 입력 핀에서 히스테리시스 및 구성 가능한 풀업/풀다운 장치 — 모든 출력 핀에서 구성 가능한 구동 강도 • 패키지 옵션 — 112핀 로우 프로파일 쿼드 플랫 팩(LQFP) — 80핀 쿼드 플랫 팩(QFP)
— 64핀 로우 프로파일 쿼드 플랫 팩(LQFP) • 작동 조건 — 최대 성능에서 3.135V - 5.5V의 넓은 단일 공급 전압 범위 – 내부 전압 조정기 및 I/O를 위한 별도의 전원으로 최적화된 EMC 필터링 가능 — 40MHz 최대 CPU 버스 주파수 — 주변 온도 범위 -40°C에서 125°C — 온도 옵션: – -40°C에서 85°C – -40°C에서 105°C – -40°C에서 125°C